Simple is the Best !!!

ども。たです。

先週頭から、末くらいまで、既に動作確認の取れている回路
をより良くしようと、いろいろと小細工してみたんですが、
結局何もしない方が素直だし、全体で見たときに性能も
良いんじゃないか？って話になりますたｗ

いや、でも、実際、単体の回路としては、間違いなく良く
なっているはずなのに、全体としての動作になると、
逆に自己主張が強くなりすぎるのか、全体の足並みを乱す。
感情でなく、完全に物理法則で動く回路だって、
人間と同じなんだなー、とちょっと思いましたね。

常識的に考えれば、回路動作なんてのは、
単体設計で一番性能の劣る部分がボトルネックと
なりそうなのに、全体がくっつくとそうでもない、、、
という軽い不合理。
あ、いや、ボトルネックという意味では、合っているのかも
しれないけど、例えば、単体だったら 1GHz とか 2GHz
でも動いていた回路でも、自己主張の強い人とくっつくと、
800MHz とか 1.5GHz とかに性能がダウンしちゃう
って話です。

原因は、まだ探り中ですが、簡単に言うと多分こういうこと。
簡単のため CLK Buffer 系を考えます。
理想的に回路を単体で設計している場合って、だいたい
CLK は理想的に入ってくることを想定するので、
TOP でも、それと同じスルーレートで、、、とか考えて
とにかく強くしたとします。
そうすると、データの遷移点で、とんでもない電流を引いて、
強烈な電源揺れを起こす。
で、それを受けて、動く他の回路は、単体で発揮できていた
パフォーマンスが発揮できないというメカニズムではないか、
と疑い中。

ということは、、、だ。
つまり、10 の内の 3 程度の実力を持った回路が欲しいなら、
全てを 3 の力で設計するのが、実は、トータルのパフォーマンス
としては良いことになる。
というのは、設計見積もりを誤ったときに手戻りが大きいので、
単なる理想論だとしても、少なくとも 3 の実力で良いなら、
例え 8 を実現できるとしても、5 程度で止めておくべきだと
分かる。
これって実は、今まであまり知られていなかったことではないだろうか。

例では簡単のために、CLK 系で話をしましたが、
別にこれは、CLK 系に限ったことではなく、少なくとも
Dynamic に電流を引く回路であれば、全てに言えることであり、
例え、定常電流を引くような Analog Circuit であっても、
もろもろの影響を考えれば、強くしすぎるのは、必ずしも賢いと
言えない可能性があると思っています。

いや、そう考えるとますます設計は難しくなるね。
全部ひっくるめて設計できりゃ良いんだけど、時間とか考えると
そうも言えないからね。

いやー、こんなことも今みたいに、十分時間を与えられて、
なおかつ、単体から、全体まで全ての設計をやらせてもらえないと、
気付けないことのような気もしているので、やっぱり、
こういう機会を設けてくれている、上の人々に感謝ですｗ

そんなこんなで。
では。